高性能微处理器电路设计pdf下载pdf下载

高性能微处理器电路设计百度网盘pdf下载

作者:
简介:本篇主要提供高性能微处理器电路设计pdf下载
出版社：读买天下图书专营店
出版时间：
pdf下载价格：0.00￥

免费下载

前去下载

书籍下载

下载地址

内容介绍

  商品基本信息，请以下列介绍为准
商品名称：高性能微处理器电路设计 计算机与互联网 书籍
作者：[美]AnanthaChandrakasan，[美]WilliamJ.Bowhill，[美]FrankFox
定价：88.0
出版社：机械工业出版社
出版日期：2010-07-01
ISBN：9787111305613
印次：
版次：1
装帧：平装
开本：16开

  内容简介
《高性能微处理器电路设计》论述了高性能微处理器电路设计的几乎所有方面。包括工艺技术对微处理器体系结构的影响、考虑工艺参数变动情况下的器件和连线模型、高速算术逻辑单元的设计、低电压设计技术、泄漏功耗降低技术、时钟分配、供电分配、高速信号传输、寄存器文件和缓存设计、芯片测试等等。
　　《高性能微处理器电路设计》可供从事电子电路设计的相关技术人员参考，也可作为微电子专业高年级本科生和研究生的教材。

  目录
译者序
原书序
第1章 物理工艺对体系结构的影响
1.1 引言
1.2 CMOS工艺下处理器体系结构的实现
1.3 高性能微处理器周期时间的选择
1.4 PA8000、21164和21264处理器的比较
1.5 互连电阻的趋势
1.6 功耗趋势
1.7 封装
1.8 小结
参考文献

第2章 CMOS器件尺缩小和亚0.25um系统中的问题
2.1 MOSFET缩小理论
2.2 0.25um以下工艺中CMOS的缩小问题
2.3 互连BC延迟
2.4 低温CMOS
参考文献

第3章 泄漏功耗降低技术
3.1 引言
3.2 晶体管泄漏电流组成成分
3.3 电路亚阈值泄漏电流
3.4 泄漏控制技术
参考文献

第4章 低电压技术
4.1 低电压低阈值电路设计
4.2 电源关断方案
4.3 衬底偏置控制
4.4 处理器设计举例
4.5 小结
参考文献

第5章 SOI工艺与电路
5.1 引言
5.2 PD-SOI与FD SOI的器件设计考虑
5.3 器件结果
5.4 PD－SOI CMOS数字电路
5.5 低功耗SOI
5.6 小结
参考文献

第6章 器件和互连线的工艺参数变动模型
6.1 引言——变动来源
6.2 概述——统计描述
6.3 工艺参数变动综述
6.4 刻画和处理参数变动的方法
6.5 在互连影响分析问题上的应用
6.6 小结
参考文献

第7章 高速VLSI算术单元：加法器和乘法器
7.1 高速加法：算法和VLSI实现
7.2 乘法
7.3 小结
参考文献

第8章 钟控存储单元
8.1 时钟策略概述
8.2 时钟信号的非理想特性
8.3 基本锁存器对
8.4 基本触发器
8.5 鲁棒性设计准则1
8.6 时序逻辑的时序特性
8.7 锁存器对和触发器的比较
8.8 高性能钟控存储单元
8.9 鲁棒性设计准则2
8.10 钟控存储单元的性能指标
8.11 动态电路的锁存单元
8.12 建议和小结
参考文献

第9章 时钟分配
9.1 引言
9.2 目标
9.3 实现
9.4 时钟驱动器版图
9.5 变动
9.6 小结
参考文献

第10章 寄存器文件和缓冲存储器
10.1 基本结构
10.2 基本SRAM单元的设计和作
10.3 地址路径的设计
10.4 读路径设计
10.5 写路径设计
10.6 冗余
10.7 可靠性问题
参考文献

第11章 分析片上互连效应
11.1 引言
11.2 简化的互连线分析
11.3 模型降阶
11.4 驱动器模型
11.5 小结
参考文献

第12章 互连驱动技术
12.1 工艺尺缩小趋势
12.2 与电容效应有关的问题和解决办法
12.3 与电感效应有关的问题和解决办法
12.4 与电阻效应有关的问题和解决办法
12.5 长距离布线的问题和解决办法
12.6 小结
参考文献

第13章 I／O和ESD电路设计
13.1 引言
13.2 供电的考虑因素
13.3 片外驱动电路的边沿速率控制
13.4 混合电压I／O
13.5 阻抗匹配
13.6 预补偿驱动器
13.7 输入接收器
13.8 ESD威胁
13.9 ESD模型
13.10 ESD保护网络的电路拓扑
13.11 ESD保护设计元件和方法
13.12 电源钳位
13.13 CDN的考虑因素
参考文献

第14章 高速芯片间的信号传输
14.1 传输线
14.2 信号链路的性能指标
14.3 发送器
14.4 接收器
14.5 时钟信号生成
14.6 未来趋势
14.7 小结
参考文献

第15章 计算机辅助设计工具概述
15.1 引言
15.2 微体系结构设计和电路可行性研究工具
15.3 RTL模型设计工具
15.4 RTL数据通路／存储器设计工具
15.5 控制逻辑设计工具
15.6 芯片装配和总体线网布线
15.7 芯片级版图、电路以及时序验证
15.8 测试模式生成
15.9 结论
参考文献

  编辑
《高性能微处理器电路设计》覆盖了在深亚微米CMOS工艺中进行下一代微处理器设计的各个方面书中的各章都由上的技术专家、设计师和研究人员编写而成。虽然微处理器系统设计的各个层面都有涉及但是电路设计，《高性能微处理器电路设计》中的例子都是从公司处理器中选取的。　　《高性能微处理器电路设计》中每章涉及的内容是独立的，因此各章之间的阅读次序是无关紧要的。书中包括的深层次内容有：　　CMOS超大规模集成电路设计中的体系结构约束条件。　　工艺尺缩小、低功耗器件SOI和工艺变动。　　目前流行的设计风格包括逻辑门系列、动态电路、异步逻辑、自定时流水线和快速算术单元。　　锁存器、时钟、时钟分布、锁相环和延迟锁定环。　　寄存器文件、缓存器和嵌八式DRAM设计。　　高速信号技术利I／O设计。　　ESD电子迁移和热载流子稳定性，　　CAD工具，包括时序验证利供电分布万案分析。　　测试和可测性。

  摘要
在高性能微处理器设计中，芯片的尺限制不是由制造工艺所能支持的大尺决定，就是由产品所允许的大费用决定。无论是哪种情况，这种芯片的尺相对于其他集成电路设计的芯片来说要大得多。
　　确定体系结构中组成元件的尺不太容易。简单的方式是将要设计的元件与以前的设计中的相似元件作比较。当要设计的元件用规则阵列或者数据通路实现时，有一种方式也很实用，在这种情况下，可通过分析基本单元中的电路和布线直接估算出尺。如果这些方式都不适用，剩下的方式就是利用对门的估计、布线的估计和其他因素，但这将损失准确性。
　　处理器的周期时间也许是重要的决策，而且也是难的决策。
　　1.3节将详细分析这个决策。
　　1.1.5其他的工艺问题
　　对于微处理器设计者来说，很重要的一些其他工艺问题是互连的物理特性、功耗和封装的发展趋势。过去，很长的互连布线在高层体系结构决策中并不是一个很难的问题，但是工艺的发展趋势使得互连长度限制变成了要考虑的约束条件。功耗作为物理工艺的一方面，随着工艺尺的缩小，对设计师来说变得越来越重要。封装的进步允许更多更快的信号，这些信号与计算机系统元件的高层次集成使得可扩展多处理和计算得到迅速发展。这些问题将在本章的后几节中讨论。
　　物理工艺的直接结果是需要人们不断改善设计方法。设计方法是CAD工具、设计策略、验证策略的结合，它们一起保证设计的成功。因为设计方法主要是由物理工艺驱动的，并且经常与工艺产生的限制有关，本章不直接对设计方法进行分析。
　　1.2 CMOS工艺下处理器体系结构的实现
　　计算机结构设计师工作在一个二进制逻辑级、逻辑门和存储元件组成的抽象领域中。一个任意复杂度的逻辑功能能够由只包含少量基本逻辑门类型的逻辑构建起来。但逻辑功能的正确性不能保证其可实现性，更不用说小周期时间和小费用了。同样，可以运用基本CMOS锁存器和逻辑门组合构建存储阵列，但的实现需要特殊的电路和设计技术。